Erros de Paridade no Círculo Final
No círculo final, toda vez que eu fazia um flick, a tela congelava por um instante, arruinando minha precisão. Tentei baixar a frequência para 6000MHz na BIOS; ficou estável, mas meus 1% lows caíram de 110 para 95 via RTSS, um compromisso que eu não queria aceitar. Usei o GamePP Memory Controller Load Monitor para travar a voltagem em 1.40V e ajustar o tRAS. O MemTest86 mostrou que os erros caíram de 12 para 0, e o AIDA64 confirmou latência estável em 68-74ns com temperatura de 55℃.
